导航： >> 安全论文>> 电力安全论文>>正文

平面电感绕组损耗优化措施与仿真验证

文档作者：谢静逸，汪晶慧，林苏斌，陈为文档来源：福州大学电气工程学院		点击数：	更新时间： 2022年03月31日
下载地址：点击这里	文件大小： 1.44 MB 共5页	文档格式： PDF	下载点数： 1 点（VIP免费）

全屏查看

内容预览 [文件共5页]

本文件共5页，如需编辑使用，请下载。

注：预览效果可能会出现部分文字乱码（如口口口）、内容显示不全等问题，下载是正常的。

	文件大小：1.44 MB 共5页文件格式：PDF 下载点数：1 点（VIP会员免费）

下一篇：浅谈电力建设企业配网工程的施工管理

上一篇：配网自动化建设与配电运行管理观察

文本预览

仅提取页面文字内容，供快速阅读使用。

·40· 磁性材料及器件 第50 卷 第1 期 2019 年1 月
平面电感绕组损耗优化措施与仿真验证
谢静逸，汪晶慧，林苏斌，陈 为
（福州大学 电气工程学院，福建福州350108）
摘 要：高频平面电感绕组损耗包括受集肤效应及邻近效应影响的交流导通损耗和扩散磁通产生的涡流损耗。
通过有限元仿真软件建立平面电感模型，直观快速地得到平面电感绕组损耗分布情况。采用绕组避让、分布气隙、
外侧壁三种方法减小绕组损耗，其中绕组避让存在避让最优长度，对短气隙电感降损效果明显；分布气隙通过抑制
扩散磁通的影响范围减小绕组损耗，但分布气隙数量与绕组损耗的减少量存在边际效应；平面电感中PCB 各层通过
侧壁沉铜连接，优良的侧壁设计可以避免增加额外的绕组损耗。
关键词：平面电感；绕组损耗；扩散磁通；优化；仿真
中图分类号：TM55 文献标识码：A 文章编号：1001-3830(2019)01-0040-05
DOI: 10.19594/j.cnki.09.19701.2019.01.010
Optimization and simulation verification to winding loss in planar inductor
XIE Jing-yi, WANG Jing-hui, LIN Su-bin, CHEN Wei
College of Electrical Engineering, Fuzhou University, Fuzhou 350108, China
Abstract： In high frequency, planar inductor winding loss can be divided into two parts: loss caused by resistance which
is obviously affected by skin effect and proximity effect, and eddy current loss caused by leakage flux. Distribution of planar
inductor winding loss can be obtained through building a simulated model in FEA simulated software. Winding avoidance,
distributed gap and wall sink copper all can reduce winding loss. There’s an optimization length for avoidance. Winding
avoidance performs better for short gap inductor loss reducing than long gap inductor. Distribution gap can restrain leakage
flux effect, while there’s marginal utility among number of distributed gap and loss decrease. Suitable design for wall sink
copper should be paid attention in actual work.
Key words: planar inductor; winding loss; leakage flux; optimization; simulation
1 引言
随着电力电子装置轻量化、低高度要求的提
高，要求磁性元件具有扁平的平面结构，推动绕组
结构的平面化。伴随开关频率的提高，平面绕组损
耗会增大。高频激励下的导体集肤效应和邻近效应
表现显著，集肤效应使得电流集中于导体的表面，
邻近效应使得电流集中于导体一侧，因而导体中的
电流呈现不均匀分布，减小了导体的有效导电面
积，交流下的电阻值将显著大于直流电阻，有时候
甚至是直流电阻的十几倍到几十倍，导致绕组损耗
急剧增大。
平面PCB 电感绕组呈扁平状层叠结构，可利
用软件设计自由调整层叠结构排列方式。普通电感
采用绕线式绕组，主要依托磁芯骨架进行固定，形
状不容易自由调整。因此，原本应用于优化绕线式
电感绕组损耗的多种方式例如分布气隙、绕组避
让、改变层叠结构等方式，可进一步改进。本文主
要针对平面PCB 电感中铜箔绕组的损耗进行优化，
利用电磁场仿真软件中对改进的优化方式进行分
析与验证。
2 平面电感绕组损耗
2.1 理论分析
平面导体层截面如图1 所示，w 为导体层宽度，
D 为导体层厚度，导体层长度为L。设导体通过的电
流为I，则有涡流场控制方程式
2H  k 2H （1）
J  H （2）
收稿日期：2017-10-10 修回日期：2018-01-02
通讯作者：汪晶慧 E-mail: wjh@fzu.edu.cn
谢静逸等：平面电感绕组损耗优化措施与仿真验证 ·41·
图1 平面PCB 导体
其中
k  j2 f  （3）
式中，f 为频率，μ 为导体的磁导率，σ 为导体电导率。
导体层周围的磁场H 可以分为两个方向分量，
即平行于导体层的x 方向分量和垂直于导体层的z
方向分量。对x 方向的分量而言，由于导体层沿x
宽度远大于其厚度，可用Dowell 模型近似计算这一
分量造成的绕组损耗。根据Dowell 模型，此时导体
内电流密度沿z 方向不均匀分布，沿x 方向近似均匀
分布，绕组损耗存在数值解法，总损耗可通过将该
截面损耗乘以长度L 得到。x 方向的磁场分量主要由
各层绕组电流决定。
对z 方向的磁场分量，根据电磁感应原理，导体
感应回路越大，感应涡流越大。导体层z 方向的正对
面积较大，感应回路也较大，因而会产生较大的感
应涡流。感应涡流使得导体上电流分布不均，构成
了另一部分的绕组损耗。z 方向的磁场分量多来自气
隙扩散磁通。
2.2 仿真验证
以某一平面电感为例，建立Maxwell 2D 电感仿
真模型进行仿真验证。该电感磁芯为ETD 型，相对
磁导率为1800，窗口大小为4.6 mm×4.7 mm，中柱
直径5.5 mm，气隙高度0.8 mm，绕组共16 层，分2
匝，每匝8 层并联，每层绕组宽2.95 mm，厚0.14 mm，
在Maxwell 2D 中使用r-z 坐标系绘制模型，仿真频
率为500 kHz。r-z 坐标模型仿真实际是将所画2D 模
型以z 轴为对称轴，旋转一周后得到的3D 圆柱模型
进行仿真。ETD 磁芯为长方体，但在仿真中，可近
似等效为截面相同的圆柱型磁芯而不对绕组损耗产
生较大影响。仿真模型如图2 中所示，其中奇数层
与偶数层分别表示一匝中的8 层并联绕组，外部中
空矩形代表磁芯。
图2 Maxwell 涡流场中基于 r-z 坐标系的2D 电感模型
图3 给出了磁芯窗口中磁场强度分布和绕组损
耗的分布情况。由图3a 可以看出，在气隙周围垂直
导体平面的磁场强度远大于平行导体平面的磁场强
度。在平面PCB 电感中，平行导体平面的磁场强度
主要受各层电流影响，垂直导体平面的磁场强度主
要来自于气隙周围存在的扩散磁场。
图3b 显示，靠近气隙处绕组的损耗远大于其他
部分的损耗。结合图3a 中磁场强度分布，可以发现
这些损耗是由气隙扩散磁通引起的。即在平面电感
中，气隙扩散磁通引起的损耗远大于集肤效应与邻
近效应引起的损耗。
根据仿真结果，算得500 kHz 下电感绕组交流电
阻为8.42 mΩ。
3 优化措施及仿真验证
3.1 绕组避让
由于PCB 绕组的形状易于调整，而气隙扩散磁
图3 原始绕组结构的(a)磁场强度分布及(b)损耗分布
·42· 磁性材料及器件 第50 卷 第1 期 2019 年1 月
通随气隙距离的增大逐渐减小，因此可以简单地
将靠近气隙的PCB 绕组内径增大以达到绕组远离
气隙的结果。绕组远离气隙后，垂直穿过绕组导
体平面的磁通急剧减小，感应的涡流也减小，绕
组损耗自然降低。但是，由于磁芯窗口一定，增
大绕组内径的同时外径无法改变，因而使得绕组
导流面积减小，反而增加了绕组的直流电阻与交
流电阻，也就增加了绕组损耗。因此存在总绕组
损耗最小的内径值。采用Maxwell 中参数化过程
进行仿真分析。
令靠近气隙的第4～12 层PCB 绕组内径向远离
磁芯中柱方向缩进，其中第4 层、第12 层缩进量为
第5 至第11 层的一半，以构成一个弧形结构。将第
4 层缩进量设为变量d1，使得最小内径离气隙0.1
mm，最大内径离气隙1.5 mm，每次仿真缩进量变化
0.01 mm。图4 给出了缩进量变化时绕组损耗的变化
曲线，可以看出，随着绕组内径的增加，绕组损耗
图4 内径变化时绕组损耗曲线
呈现先减小后增大的趋势。即当绕组内径离气隙较
近时，增加绕组内径使得绕组损耗减小；当绕组内
径离气隙较远时，增加绕组内径绕组损耗反而增大，
内径离气隙0.9 mm 时取得损耗最低点。
图5 给出了绕组避让后的磁场强度和损耗分布。
绕组避让后，损耗明显减小，此时电感绕组交流电
阻为6.33 mΩ。
图5 绕组避让后的(a)磁场强度分布及(b)损耗分布
为了探究气隙长度对扩散磁通的影响，在各方
面条件不变的情况下，对气隙长度进行参数化仿真。
令气隙长度从0.3 mm 增加到0.8 mm，每次仿真气隙
增加0.01 mm。紧邻气隙外侧沿r 轴正方向作一条长
0.75 mm 的线段，该线段高度与气隙中心齐平，
图6 磁场强度随气隙长度变化的沿线分布
仿真出沿线的z 方向磁场强度。 图6 显示了不同长
度时的沿线磁场强度分布。其中由上至下，依次为
气隙长度等于0. 3 mm、0.31 mm、……、0.8 mm 时
的磁场强度。
从图6 中可以看出，气隙越短，靠近气隙处的
磁场强度越大，磁场强度随距离增加下降得越快；
与气隙距离越远，磁场强度越小，最后几乎趋同于
一值。
综上所述，对气隙长度较大的平面PCB 电感，
绕组避让的效果不如气隙长度较小的平面PCB 电
感。同时在绕组内径远离气隙时，绕组避让对损耗
的优化起效很小。
3.2 分布气隙
磁势和磁通有关系
谢静逸等：平面电感绕组损耗优化措施与仿真验证 ·43·
m
F NI Hl Bl l R
A


 
     (8)
式中，由于磁芯磁导率远大于空气磁导率，所以空
气中磁场强度远大于磁芯中的磁场强度。若忽略磁
芯中的磁场强度，则在将单一气隙平分成等长的两
个气隙时，磁阻减半，单个气隙所受磁压降也减半，
因而不会改变其余磁路内的磁通。但对单一气隙来
说，其磁势降低，扩散磁通减小，同时由于气隙较
短，磁场强度下降趋势较快，在更短的距离内降到
趋同点。磁通不变时不同气隙长度的磁场强度分布
如图7 所示，实线为0.8 mm 单一气隙时磁场强度沿
距离的分布，虚线为一半磁势、0.4 mm 单一气隙时
磁场强度沿距离的分布。虚线明显低于实线，即分
布气隙可以有效降低扩散磁通。
图7 磁通不变时不同气隙长度的磁场强度分布
图8 给出了分布气隙的磁场强度及损耗分布，
可以看出，分布气隙使得扩散磁通集中在离气隙更
近的位置，绕组上的扩散磁通明显减小，绕组上的
损耗部分远小于图3 中的损耗部分，算得此时电感
绕组交流电阻为6.18 mΩ。说明分布气隙对减小绕组
损耗有显著效果。
图8 分布气隙的(a)磁场强度分布及(b)绕组损耗分布
分布气隙个数不限定为二个，针对三个分布气
隙也进行了相应的仿真分析。图9 是总气隙平分为
三个分布气隙时的磁场强度和绕组损耗分布，磁场
强度与绕组损耗均有所减小，算得此时电感绕组交
流电阻为5.11 mΩ。相较单一气隙分为二个分布气隙
的绕组损耗减小量，二个分布气隙分为三个分布气
隙时绕组减小量明显降低。
综上所述，采用二个分布气隙时，扩散磁通的影响
已经被限制在离气隙较近的位置，对绕组产生的影
响很小，大部分由扩散磁通引起的绕组损耗已经被
消除，因此继续增加分布气隙数量，进一步减小扩
散磁通对减小绕组损耗起效很小。
3.3 外侧壁
上述仿真分析均是基于2D 模型，而在实际的平
图9 三分布气隙绕组的(a)磁场强度及(b)损耗分布
·44· 磁性材料及器件 第50 卷 第1 期 2019 年1 月
图10 3D 平面电感结构
面PCB 电感中，过孔、侧壁沉铜等用来连接PCB
层的连接部也会产生绕组损耗，2D 模型并不能体
现这些损耗，因而需要用3D 模型来进行更精确的
仿真。
图10 为平面PCB 电感的3D 模型，图11 为电
感的内外侧壁结构，图12 是对应内外侧壁结构的电
感损耗分布。图11a 中并联层由内侧壁沉铜连接，圈
内部分即为内侧壁沉铜，由图12a 的损耗分布可以得
知，内侧壁的损耗远大于绕组其他部分的损耗。根
据上文所述，内侧壁的位置更靠近气隙的扩散磁通，
因而增加了绕组损耗。
为了改善内侧壁的绕组损耗，可以将内侧壁改
为外侧壁（图11b），可以大幅减小绕组损耗。在改
为外侧壁后的绕组损耗分布中，可以发现表示高损
耗的部分消失了（图12b）。
图11 电感的（a）内侧壁结构（b）外侧壁结构
图12 电感损耗分布：（a）内侧壁结构（b）外侧壁结构
4 结论
(1) 针对平面PCB 电感的绕组损耗进行优化设
计，采用绕组避让、分布气隙、外侧壁的方法能有
效降低绕组损耗。
(2) 绕组避让在避让距离上存在一个最优点，绕
组避让能更明显地减小小气隙电感的绕组损耗。
(3) 分布气隙可以显著减小扩散磁通的影响范
围，从而降低绕组损耗。分布气隙数量越多，绕组
损耗越小。当扩散磁通对绕组影响很小时，增加分
布气隙数量也难以进一步减小绕组损耗。
(4) 内侧壁改为外侧壁很大程度避开了气隙扩
散磁通造成的额外损耗，显著降低了绕组损耗。
参考文献：
[1] 毛行奎, 陈为. 开关电源高频平面变压器并联PCB 线圈
交流损耗建模及分析[J]. 中国电机工程学报, 2006,
26(22): 167-173
[2] 黄从愿. 平面变压器损耗设计与线圈技术研究[D]. 福州:
福州大学, 2007.
[3] Yang B, Lee F, Zhang A, et al. LLC resonant converter for
front end DC/DC conversion [A]. APEC. Seventeenth
Annual IEEE Applied Power Electronics Conference and
Exposition [C]. 2002.1108-1112.
[4] Dowell P. Effects of eddy currents in transformer windings
[J]. Proceeding of IEE, 1966, 113(8): 1387-1394.
[5] Chen W, Yan Y P, Hu Y Q,et al. Model and design of PCB
parallel winding for planar transformer [J]. IEEE Trans
Magn, 2003, 39(5): 3202-3204.
作者简介：谢静逸(1990—)，女，博士研究生，研究方向为
电力电子高频磁技术。

网友评论 more

电力安全论文最新内容

03-05